CMOS

Circuito semplificato dell'invertitore a tecnologia CMOS

Il CMOS (acronimo di complementary metal-oxide semiconductor) è un tipo di tecnologia utilizzata in elettronica digitale per la progettazione di circuiti integrati, alla cui base sta l'uso dell'invertitore a transistor MOSFET.

Descrizione

Si tratta di una struttura circuitale costituita dalla serie di una rete di "Pull-Up" ed una di "Pull-Down": la prima s'incarica di replicare correttamente il livello logico alto LL1 mentre alla seconda è destinata la gestione del livello logico basso LL0.

Tale topologia circuitale e produttiva fu inventata da Frank Wanlass e Chih-Tang Sah nel 1963 e la prima famiglia strutturata successiva alle produzioni paraprototipali fu la Serie 4000 lanciata dalla RCA nel 1968 e presto divenuta standard.

La rete di Pull-Up è costituita da MOSFET a canale P, che si "accendono" solo se la tensione presente sul gate (misurata rispetto al source) è minore della tensione di soglia. Inversamente la rete di Pull-Down è costituita da MOSFET a canale N che si accendono solo se la tensione presente sul gate (misurata rispetto al source) è maggiore della tensione di soglia.

Per comprendere come sia strutturata la tecnologia CMOS può risultare utile osservare una porta logica NOT realizzata con tecnologia CMOS. Si può notare come, nell'eventualità che il segnale d'ingresso sia a LL1, sia il solo N-MOS ad attivarsi portando l'uscita a LL0. Inversamente, con l'ingresso a LL0, è il solo P-MOS ad attivarsi portando l'uscita a LL1. Particolarità di questa porta logica è di avere una dinamica logica d'uscita piena, cioè pari alla massima tensione applicata, Vcc; inoltre né la rete di pull-up né la rete di pull-down soffre di effetto body. La componentistica realizzata in questa tecnologia è caratterizzata da un consumo di corrente estremamente basso.

Caratteristiche

Sezione trasversale di due transistor in una porta CMOS

Processo semplificato di microfabbricazione.
NB: i contatti di gate, source e drain non sono realmente sullo stesso piano, e il diagramma non è in scala.

Uno dei principali vantaggi della logica CMOS è di avere una potenza statica dissipata idealmente nulla: questa caratteristica è dovuta alla complementarità del pull-down (n-Mos) e del pull-up (p-Mos); ossia, quando è acceso il pull-up, è spento il pull-down, e viceversa. In realtà ci sono piccole correnti di perdita (per caricare/scaricare le capacità parassite, la corrente di cortocircuito durante la commutazione di stato, per perdite alle giunzioni e per le correnti di sottosoglia), trascurabili se il numero dei MOS è relativamente piccolo, ma che può diventare particolarmente sentito, in particolare le correnti di sottosoglia sono responsabili di circa la metà della dissipazione di potenza nelle attuali realizzazioni VLSI.

Elementi base

Dimensionando opportunamente i due MOS (simmetrici dal punto di vista funzionale) è possibile avere una curva caratteristica simmetrica, soluzione ottima per avere il margine di immunità ai disturbi il più elevato possibile. Il tratto di caratteristica ad alto guadagno è indipendente dal rapporto tra i fattori di forma dei due MOS (ratioless).

Gli elementi base per costruire qualsiasi circuito digitale sono:

• NAND: realizzato con pull-up costituito da due p-Mos in parallelo e pull-down da due n-Mos in serie
• NOR: realizzato con pull-up costituito da due p-Mos in serie e pull-down da due n-Mos in parallelo

Ogni funzione logica binaria può essere espressa in termini di questi due operatori.

FSI e BSI

Originariamente i CMOS hanno una struttura del tipo FSI (front side illumination), dove lo strato di silicio (fotosensori) è posto in fondo, mentre con la disposizione BSI (backside illumination) dato che lo strato di silicio è posto sopra gli strati metallici (servono al fotodiodo per convertire i fotoni della luce in elettroni, quindi in segnali elettrici), il che permette una maggiore sensibilità alla luce e per via della disposizione anche una maggiore fedeltà al colore (minori contaminazioni dei pixel adiacenti) e possibilità di adoperare ottiche più compatte.

Potenza dinamica dissipata

Si possono identificare due tipi di dissipazioni di potenza dinamica:

• Potenza di cortocircuito
• Potenza associata alla carica/scarica del condensatore

$\langle P\rangle ={\frac {1}{T}}\int P(t)\operatorname {d} t$

Potenza di cortocircuito

Grafico della $V_{i}$ e $I_{d}$ rispetto al tempo della logica CMOS

Trascurando la capacità parassita $C_{l}$ e consideriamo un segnale di ingresso che comprenda un fronte di salita e uno di discesa, tenendo presente il ritardo di propagazione ($t_{r}$ e $t_{f}$ sono non nulli). Dall'istante $t_{a}$ a $t_{c}$ e da $t_{d}$ a $t_{f}$ la corrente non è nulla in quanto sia il PU che il PD sono accesi. Quindi la potenza avrà un valore non nullo in quei punti; ricordiamo che la potenza dinamica è:

$P_{d}=V_{dd}\,I_{d}\$

Quindi calcoliamo la potenza attiva:

$\langle P_{d}\rangle ={\frac {1}{T}}\left[\int _{t_{a}}^{t_{b}}P_{d}\operatorname {d} t+\int _{t_{b}}^{t_{c}}P_{d}\operatorname {d} t+\int _{t_{d}}^{t_{e}}P_{d}\operatorname {d} t+\int _{t_{e}}^{t_{f}}P_{d}\operatorname {d} t\right]=$

$={\frac {V_{dd}}{T}}\left[\int _{t_{a}}^{t_{b}}I_{dn,sat}(t)\operatorname {d} t+\int _{t_{b}}^{t_{c}}I_{dp,sat}(t)\operatorname {d} t+\int _{t_{d}}^{t_{e}}I_{dp,sat}(t)\operatorname {d} t+\int _{t_{e}}^{t_{f}}I_{dn,sat}(t)\operatorname {d} t\right]$

Facendo l'ipotesi di MOS complementari

$\beta _{n}=\beta _{p}\$

$V_{tn}=|V_{tp}|=V_{t}\$

Allora

$I_{dn,sat}=I_{dp,sat}\$

Si ottiene

$\langle P_{d}\rangle ={\frac {4V_{dd}}{T}}\left[\int _{t_{a}}^{t_{b}}{\frac {\beta _{n}}{2}}(V_{gsn}(t)-V_{tn})^{2}\operatorname {d} t\right]$

Possiamo conoscere gli estremi di integrazione tramite l'equazione

$t:t_{r}=V_{i}(t):V_{dd}\$

$t=t_{r}*{\frac {V_{i}(t)}{V_{dd}}}\$

$V_{i}(t)=V_{gsn}(t)\$

Sostituendo e risolvendo si ha:

$\langle P_{d}\rangle =\beta *t_{r}*{\frac {V_{dd}^{3}}{12T}}\left[1-{\frac {2V_{tn}}{V_{dd}}}\right]$

Facendo l'ipotesi $V_{dd}>>V_{tn}$

$\langle P_{d}\rangle =\beta *t_{r}*{\frac {V_{dd}^{3}}{12T}}$

Grafico della $V_{o}$ e $I_{d}$ rispetto a $V_{i}$ della logica CMOS

Nota: Dipende:

• linearmente dalla durata del fronte di salita (o di discesa)
• dal cubo della tensione di alimentazione
• inversamente dal Periodo (cioè, aumentando la frequenza di lavoro, aumenta la potenza dissipata)

Potenza associata alla carica/scarica del condensatore

Questa volta poniamo $t_{r}$ e $t_{f}$ nulli in modo che la $P_{cc}=0$ e consideriamo il condensatore parassita. Adesso la potenza dissipata sarà quella utilizzata dai MOS per caricare e scaricare il condensatore.

Possiamo identificare 3 parametri:

$P_{c}$ = potenza dissipata dal condensatore (in un periodo si sarà caricato e scaricato, quindi avrà assorbito e ceduto la stessa potenza; questo porta ad avere una potenza media dissipata nulla

$P_{n}=I_{dn}(t)*V_{dsn}(t)$ - Potenza dissipata dal N-MOS per scaricare il condensatore

$P_{p}=I_{dp}(t)*V_{sdn}(t)$ - Potenza dissipata dal P-MOS per caricare il condensatore

Quindi la potenza media dinamica è

$\langle P_{d}\rangle =P_{n}+P_{p}+P_{c}=P_{n}+P_{p}\$

Bibliografia

• Howard M. Berlin, Guida ai CMOS – Fondamenti, circuiti ed esperimenti, Gruppo Editoriale Jackson, 1980.

Voci correlate

• MOSFET
• Logica NMOS
• Logica PMOS
• Invertitore
• Dispositivo a carica accoppiata
• Serie 4000
• Sensore a pixel attivi

Altri progetti

Altri progetti

• Wikibooks
• Wikizionario
• Wikimedia Commons

• Wikibooks contiene testi o manuali sul CMOS
• Wikizionario contiene il lemma di dizionario «CMOS»
• Wikimedia Commons contiene immagini o altri file sul CMOS

Collegamenti esterni

• CMOS, su Treccani.it – Enciclopedie on line, Istituto dell'Enciclopedia Italiana.
• (EN) complementary metal-oxide semiconductor, su Enciclopedia Britannica, Encyclopædia Britannica, Inc.
• (EN) Complementary Metal Oxide Semiconductor, in Free On-line Dictionary of Computing, Denis Howe. Disponibile con licenza GFDL