Flip-flop

Da Wikipedia, l'enciclopedia libera.
Vai alla navigazione Vai alla ricerca

In elettronica digitale, il flip-flop è uno dei più importanti circuiti logici sequenziali sincroni. Costituisce una delle possibili implementazioni della cella di memoria elementare, ed è un elemento essenziale alla realizzazione di tutte le reti logiche sequenziali. E' importante non confondere il flip-flop con il latch: un circuito asincrono con la stessa funzione.[1]

Il nome deriva dal rumore che facevano i primi circuiti elettronici di questo tipo, costruiti con dei relè che realizzavano il cambiamento di stato.

Per definizione il flip-flop rientra nella categoria dei multivibratori bistabili: è cioè un dispositivo caratterizzato da esattamente due stati stabili tra i quali può transire a comando. Questo lo rende adatto come cella di memoria, in quanto l'insieme delle configurazioni di output codifica esattamente 1 bit di informazione. [1] [2]

Diversamente dal latch, il flip-flop è un dispositivo sensibile unicamente allo stato del segnale di sincronizzazione, in particolare durante le sue fasi transitorie. In generale questo vuol dire che una transizione dello stato di uscita può essere innescata solamente mentre il segnale si trova a sua volta in uno stato di transizione. Questa caratteristica risulta altamente desiderabile poiché, previa accurata temporizzazione del circuito, consente di ignorare tutta una serie di stati indesiderati in cui potrebbero venirsi a trovare il resto degli ingressi durante la normale operazione. Questo rende i flip-flop un'alternativa quasi universalmente preferibile ai latch. [3]

Oltre che come memoria il flip-flop trova applicazione come meccanismo per la mitigazione delle alee nelle reti logiche multi-stadio e come dispositivo anti-rimbalzo nei circuiti che comprendono componenti elettromeccanici come pulsanti, interruttori e commutatori.

Flip-flop SR[modifica | modifica wikitesto]

Simbolo circuitale ISO del flip-flop SR. Il triangolo (>) denota un ingresso sensibile al fronte del segnale, in questo caso il clock.

Flip-flop JK[modifica | modifica wikitesto]

Simbolo circuitale ISO del flip-flop JK. Il triangolo (>) denota un ingresso sensibile al fronte del segnale, in questo caso il clock.
Schema circuitale di un flip-flop JK

È caratterizzato da due ingressi, due uscite complementari e un ingresso di sincronizzazione. Ha funzioni di memoria, reset, set. A differenza dei Flip-flop SR non ha stati proibiti, ovvero le due entrate possono assumere qualsiasi valore (0-0,0-1,1-0,1-1).

Equazione caratteristica: Q+ = KnQ + JQn

Tabella di verità

J K Q+ Qn+

Descrizione

0 0 Q Qn Memoria (nessun cambiamento)
0 1 0 1 Reset
1 0 1 0 Set
1 1 Qn Q Toggle (complemento)

Quindi, quando J e K valgono entrambi 1, le uscite vengono completamente scambiate (ossia se erano 1 diventano 0 e viceversa), trasformandosi in un flip-flop T; quando valgono zero, vengono mantenute in memoria.

Flip-flop T (toggle)[modifica | modifica wikitesto]

Simbolo circuitale ISO del flip-flop T. Il triangolo (>) denota un ingresso sensibile al fronte del segnale, in questo caso il clock.

Ha un ingresso, due uscite complementari e un ingresso di sincronizzazione. Ha funzioni di memoria e toggle, che consiste nella negazione del valore precedentemente memorizzato. Può venir realizzato con un flip-flop JK, con i due ingressi J e K collegati assieme e formanti quindi l'ingresso T.

Equazione caratteristica: Q+ = TnQ + TQn = T Q

Proprietà: Se T=1 l'uscita Q ha frequenza dimezzata rispetto al clock.

Applicazioni: È il componente base dei contatori, infatti collegando a cascata vari flip-flop T ad ogni uscita si ottiene un clock dimezzato rispetto al clock precedente.

Flip-flop D[modifica | modifica wikitesto]

Simbolo circuitale ISO del flip-flop D. Il triangolo (>) denota un ingresso sensibile al fronte del segnale, in questo caso il clock.
Schema logico di un flip-flop D con funzione Set e Reset

Ha un ingresso per il dato, un ingresso di sincronizzazione e un'uscita. In corrispondenza di un fronte di clock, trasferisce l'ingresso in uscita e ve lo mantiene fin quando non cambia il suddetto ingresso.

Flip-flop MS[modifica | modifica wikitesto]

Flip-flop D-MS realizzato ponendo in cascata due latch D.

La realizzazione di questo tipo di flip-flop può essere effettuata ponendo in modalità master-slave due Latch D, negando l'ingresso E del primo flip-flop nel caso in cui si volesse un FF-D pilotato sul fronte di salita, mentre negando il secondo nel caso in cui si volesse realizzare un FF-D di tipo pilotato sul fronte di discesa.

Flip-flop con preset e clear[modifica | modifica wikitesto]

Simbolo circuitale ISO del flip-flop JK con Preset (S) e Clear (R)

Circuiti integrati flip-flop[modifica | modifica wikitesto]

Sono disponibili circuiti integrati che contengono flip-flop singoli oppure multipli. Ad esempio il flip-flop di tipo D è disponibile come integrato con otto unità logiche ma con l'ingresso di clock in comune.[4]
Generalmente non sono disponibili in commercio flip-flop di tipo T, poiché sono facilmente realizzabili utilizzando un flip-flop JK con i due ingressi collegati tra di loro.

Note[modifica | modifica wikitesto]

  1. ^ a b Mano, Kime, Martin 2019, pp. 184-186;
    Napoli 2023, p. 200
  2. ^ (EN) Claude Elwood Shannon, A mathematical theory of communication, in ACM SIGMOBILE Mobile Computing and Communications Review, vol. 5, n. 1, New York (NY, USA), Association for Computing Machinery, 1º gennaio 2001, p. 1, DOI:10.1145/584091.584093, ISSN 1559-1662 (WC · ACNP).
  3. ^ Mano, Kime, Martin 2019, pp. 190-191.
  4. ^ (EN) Circuito integrato 74HC374 costituito da otto flip-flop di tipo D con ingresso di clock in comune ed in più un controllo (prioritario) di abilitazione/disabilitazione delle uscite (PDF), su onsemi.com, ON Semiconductor Corp. URL consultato il 4 giugno 2010 (archiviato dall'url originale il 27 ottobre 2020).

Bibliografia[modifica | modifica wikitesto]

  • Giuseppe Licata, Sistemi digitali. Per gli Istituti Tecnici, 1ª ed., Thecna, 2002, p. 512, ISBN 978-88-395-1377-9.
  • Giuliano Ortolani, Manuale di elettrotecnica e automazione, a cura di Enzo Venturi, 2ª ed., Milano, Hoepli, 2010, ISBN 978-88-203-4456-6.
  • M. Morris Mano, Charles R. Kime e Tom Martin, Reti logiche, a cura di Antonio Gentile, Filippo Sorbello e Salvatore Vitabile, traduzione di Silvia Franchini, et al., 5ª ed., Milano - Torino, Pearson, 2019, ISBN 978-88-919-0581-9.
  • Ettore Napoli, Progetto di circuiti digitali e implementazione su FPGA, Bologna, Società Editrice Esculapio, 2023, ISBN 978-88-9385-350-7.

Voci correlate[modifica | modifica wikitesto]

Altri progetti[modifica | modifica wikitesto]

Collegamenti esterni[modifica | modifica wikitesto]

Controllo di autoritàGND (DE4135907-0
  Portale Elettrotecnica: accedi alle voci di Wikipedia che trattano di elettrotecnica