Generic Array Logic

Da Wikipedia, l'enciclopedia libera.
(Reindirizzamento da Generic array logic)
Vai alla navigazione Vai alla ricerca
Disambiguazione – "Programmable Array Logic" rimanda qui. Se stai cercando la tecnologia precedente dal nome simile, vedi Programmable Logic Array.
Due esemplari di dispositivi GAL prodotti nel 1985 dalla Lattice Semiconductor, nei formati DIP-20 e DIP-24. Versioni moderne di questi dispositivi risultano ancora in produzione nel 2006.

La Generic Array Logic (in acronimo GAL), nell'elettronica digitale, è una famiglia di dispositivi logici programmabili (PLD) usati per implementare circuiti logici combinatori. A causa della loro stretta similarità vengono talvolta accomunati ai dispositivi PAL (Programmable Array Logic).[1]

Il primo dispositivo PAL venne commercializzato nel 1978 dall'azienda Monolithic Memories come concorrente dei dispositivi PLA, apparsi pochi anni prima. In seguito la produzione venne ceduta ad aziende terze come National Semiconductor, AMD e Texas Instruments.[1]

Negli anni '80 la Lattice Semiconductor sviluppò una propria famiglia di PLD, innovando sulla ormai popolare tecnologia PAL. Il risultato furono i dispositivi GAL.[2]

Architettura[modifica | modifica wikitesto]

Schema logico semplificato di un dispositivo PAL
Schema logico di una macrocella GAL (GAL22V10). Sulla sinistra è possibile vedere la rappresentazione di una PAL connessa in ingresso.
Schema a blocchi di un dispositivo GAL (GAL22V10) a 24 pin

La struttura di una GAL è derivata da quella delle PLA, più precisamente si tratta di PAL con l'aggiunta di dispositivi programmabili in uscita detti OLMC (Output Logic MacroCell).[2]

Una GAL è costituita da un piano logico programmabile, che consiste in una matrice di porte AND, programmabili tramite celle di memoria PROM, collegata ad una serie di OR non programmabile. Le porte OR consentono quindi di guidare gli ingressi alle macrocelle, che costituiscono la logica di output del dispositivo. Ogni uscita può avere fino ad otto porte AND, delle quali una è destinata alla gestione di un buffer bidirezionale di uscita. La tipologia di OLMC dei primi dispositivi, caratterizzati da 10 entrate ed 8 uscite, era fissata dal costruttore.

La rigidità dell'apparato di output portò la AMD, nel giugno del 1983, ad introdurre il dispositivo 22V10, dotato di 24 pin e 10 macrocelle in uscita,[3] ognuna delle quali può essere configurata dall'utilizzatore. Tale dispositivo rimpiazzò quasi tutti i PAL esistenti allora.

Note[modifica | modifica wikitesto]

  1. ^ a b Ettore Napoli, Progetto di circuiti digitali e implementazione su FPGA, Bologna, Società Editrice Esculapio, 2023, pp. 15-16, ISBN 978-88-9385-350-7.
  2. ^ a b Geraci, pag. 102.
  3. ^ AmPAL 22V10 Advanced Information, Sunnyvale CA, Advanced Micro Devices, giugno 1983, 04126A-PLP. Note: This is the data sheet published by AMD when the AmPAL 22V10 was introduced.

Bibliografia[modifica | modifica wikitesto]

  • Angelo Geraci, Principi di elettronica dei sistemi digitali, Milano, McGraw-Hill Milano, 2003, ISBN 88-386-6107-3.

Voci correlate[modifica | modifica wikitesto]

Altri progetti[modifica | modifica wikitesto]

Collegamenti esterni[modifica | modifica wikitesto]